IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of :

Hiroyasu NODA :

Serial No. NEW : Attn: APPLICATION BRANCH

Filed December 1, 2003 : Attorney Docket No. 2003-1734A

EXTENDING CIRCUIT FOR MEMORY AND TRANSMITTING-RECEIVING DEVICE USING EXTENDING CIRCUIT FOR MEMORY

CLAIM OF PRIORITY UNDER 35 USC 119

Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:

Applicant in the above-entitled application hereby claims the date of priority under the International Convention of Japanese Patent Application No. 2002-349430, filed December 2, 2002, as acknowledged in the Declaration of this application.

A certified copy of said Japanese Patent Application is submitted herewith.

Respectfully submitted,

Hiroyasu NODA

Ву

Thomas D. Robbins Registration No. 43,369 for Nils E. Pedersen

Registration No. 33,145 Attorney for Applicant

NEP/TDR/krg Washington, D.C. 20006-1021 Telephone (202) 721-8200 Facsimile (202) 721-8250 December 1, 2003

THE COMMISSIONER IS AUTHORIZED TO CHARGE ANY DEFICIENCY IN THE FEES FOR THIS PAPER TO DEPOSIT ACCOUNT NO. 23-0975

日 本 国 特 許 庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年12月 2日

出 願 番 号

Application Number:

特願2002-349430

[ST.10/C]:

[JP2002-349430]

出 願 人
Applicant(s):

沖電気工業株式会社

2003年 6月 2日

特許庁長官 Commissioner, Japan Patent Office



特2002-349430

【書類名】

特許願

【整理番号】

SA003776

【あて先】

特許庁長官殿

【国際特許分類】

G11C 7/00

【発明者】

【住所又は居所】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会

社内

【氏名】

野田 博康

【特許出願人】

【識別番号】

000000295

【氏名又は名称】

沖電気工業株式会社

【代理人】

【識別番号】

100082050

【弁理士】

【氏名又は名称】

佐藤 幸男

【手数料の表示】

【予納台帳番号】

058104

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9100477

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 拡張用FIFO回路及び送受信装置

【特許請求の範囲】

【請求項1】 メモリ容量を拡張すべく内部FIFO回路を有し、既存のFIFO回路に接続される拡張用FIFO回路であって、

次段FIFO回路のステータス信号がデータ書き込み可能を示すと、次段FI FO回路のライトイネーブル信号をアサートし、該次段FIFO回路にデータ書 き込みを可能にする出力データ有効信号発生器と、

前記次段FIFO回路のステータス信号を受け入れて、該次段FIFO回路がデータ書き込み不可であると、内部FIFOライトイネーブル信号をアサートし、前記内部FIFO回路へのデータ書き込みを可能にする内部FIFOライトイネーブル発生器とを含むことを特徴とする拡張用FIFO回路。

【請求項2】 請求項1に記載の拡張用FIFO回路において、

前記次段FIFO回路のステータス信号、及び前記内部FIFO回路のステータス信号を受け入れて、該次段FIFO回路がデータ書き込み可能であり、且つ、前記内部FIFO回路内にデータが格納されていると内部FIFOリードイネーブル信号をアサートし、前記内部FIFO回路内のデータを読み込み可能にする内部FIFOリードイネーブル発生器と、

入力データを受け入れて次段FIFO回路へ出力し、前記内部FIFOリードイネーブル信号がアサートすると前記入力データに換えて前記内部FIFO回路内のデータを読み出して前記次段FIFO回路に出力する出力データ発生器とを更に含むことを特徴とする拡張用FIFO回路。

【請求項3】 メモリ容量を拡張すべく、送信FIFO回路及び受信FIF O回路の何れか一方に、請求項2に記載の拡張用FIFO回路を切換接続可能と する送受信装置であって、

送信信号系統及び受信信号系統の何れか一方を前記拡張用FIFO回路へ切換接続可能とする第1のセレクタと、

前記送信FIFO回路及び前記受信FIFO回路の何れか一方のステータス信号を前記拡張用FIFO回路の前記内部FIFOライトイネーブル発生器と前記

出力データ有効信号発生器と前記内部FIFOリードイネーブル発生器へ切換接続可能とする第2のセレクタと、

前記拡張用FIFO回路の前記出力データ発生器と前記出力データ有効信号発生器、及び前記送信信号系統の何れか一方を前記送信FIFO回路へ切換接続可能とする第3のセレクタと、

前記拡張用FIFO回路の前記出力データ発生器と前記出力データ有効信号発生器、及び前記受信信号系統の何れか一方を前記受信FIFO回路へ切換接続可能とする第4のセレクタとを含むことを特徴とする拡張用FIFO回路を用いた送受信装置。

【請求項4】 請求項3に記載の拡張用FIFO回路を用いた送受信装置において、

前記送信FIFO回路及び前記受信FIFO回路のステータス信号を受け入れて、前記送信FIFO回路がデータ書き込み可能であり、前記受信FIFO回路がデータ書き込み不可であると、前記第1のセレクタを前記受信信号系統に、前記第2のセレクタ及び前記第3のセレクタを前記受信セレクタに切換接続させ、

前記送信FIFO回路及び前記受信FIFO回路のステータス信号を受け入れて、前記受信FIFO回路がデータ書き込み可能であり、前記送信FIFO回路がデータ書き込み不可であると、前記第1のセレクタを前記送信信号系統に、前記第2のセレクタ及び前記第3のセレクタを前記送信セレクタに切換接続させる制御部を更に含むことを特徴とする拡張用FIFO回路を用いた送受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、ディジタルデータ通信等に用いられる拡張用FIFO(First In First Out)回路及びその拡張用FIFOを用いた送受信装置に関する。

[0002]

【従来の技術】

ディジタルデータ通信では、送信側と受信側とのデータ処理速度は原則として



等しくなければならない。しかし、特に移動体通信等の分野では、平均データ処理速度は両者同じであるが、短時間の間では、両者間の処理速度に差異が発生し得る。かかる場合に、処理速度の差異を吸収すべくFIFO回路が用いられる。FIFO回路は、文字通り、データを入力された順番に出力する、先入れ先出し回路である。このFIFO回路のメモリ容量は、大きければ大きい程、瞬時的に大きな速度差を吸収できる。しかし、メモリ容量の拡大にはコストアップが伴う。そこで、通常は、FIFO回路の用途等に応じてコストアップと処理能力とのバランスを考慮し、メモリ容量が固定的に定められている。但し、FIFO回路の用途を変更した場合等において、後からメモリ容量を拡張する技術等も一部公開されている(例えば、特許文献1参照)。

[0003]

この出願の発明に関連する先行技術文献情報としては次のものがある。

【特許文献1】

特開平05-020864号公報

[0004]

【発明が解決しようとする課題】

上記従来の技術では、FIFO回路のメモリ容量が足りなくなった場合等に、 後からメモリ容量を拡張することは難しい。上記特許文献1のように、後からメ モリ容量を拡張する技術等も一部公開されてはいるが、メモリ容量の拡張には、 種々の制約が伴い、既存のFIFO回路のメモリ容量を即座に、且つ、簡単に拡 大することは困難である。かかる場合に、必要に応じてメモリ容量を即座に、且 つ、簡単に拡大することを可能にする拡張用FIFO回路を得ることが本発明の 目的である。

[0005]

又、通信装置等の使用環境の変化によっては、既存の送信FIFO回路、及び、受信FIFO回路の何れか一方のメモリ容量が不足し、他方に余裕が有る場合があり得る。更に、急にその状態が逆転する場合もあり得る。このような場合に上記拡張用FIFO回路を瞬時に受信FIFO回路、又は送信FIFO回路へ切換接続することによって、少ないメモリ容量で正常な送受信ができる送受信装置



を実現することも本発明の目的である。

[0006]

【課題を解決するための手段】

本発明は以上の点を解決するため次の構成を採用する。

〈構成1〉

メモリ容量を拡張すべく内部FIFO回路を有し、既存のFIFO回路に接続される拡張用FIFO回路であって、次段FIFO回路のステータス信号がデータ書き込み可能を示すと、次段FIFO回路のライトイネーブル信号をアサートし、該次段FIFO回路にデータ書き込みを可能にする出力データ有効信号発生器と、上記次段FIFO回路のステータス信号を受け入れて、該次段FIFO回路がデータ書き込み不可であると、内部FIFOライトイネーブル信号をアサートし、上記内部FIFO回路へのデータ書き込みを可能にする内部FIFOライトイネーブル発生器とを含むことを特徴とする拡張用FIFO回路。

[0007]

く構成 2>

構成1に記載の拡張用FIFO回路において、上記次段FIFO回路のステータス信号、及び上記内部FIFO回路のステータス信号を受け入れて、該次段FIFO回路がデータ書き込み可能であり、且つ、上記内部FIFO回路内にデータが格納されていると内部FIFOリードイネーブル信号をアサートし、上記内部FIFO回路内のデータを読み込み可能にする内部FIFOリードイネーブル発生器と、入力データを受け入れて次段FIFO回路へ出力し、上記内部FIFOリードイネーブル信号がアサートすると上記入力データに換えて上記内部FIFO回路内のデータを読み出して上記次段FIFO回路に出力する出力データ発生器とを更に含むことを特徴とする拡張用FIFO回路。

[8000]

〈構成3〉

メモリ容量を拡張すべく、送信FIFO回路及び受信FIFO回路の何れか一方に、構成2に記載の拡張用FIFO回路を切換接続可能とする送受信装置であって、送信信号系統及び受信信号系統の何れか一方を上記拡張用FIFO回路へ

切換接続可能とする第1のセレクタと、上記送信FIFO回路及び上記受信FIFO回路の何れか一方のステータス信号を上記拡張用FIFO回路の上記内部FIFOライトイネーブル発生器と上記出力データ有効信号発生器と上記内部FIFOリードイネーブル発生器へ切換接続可能とする第2のセレクタと、上記拡張用FIFO回路の上記出力データ発生器と上記出力データ有効信号発生器、及び上記送信信号系統の何れか一方を上記送信FIFO回路へ切換接続可能とする第3のセレクタと、上記拡張用FIFO回路の上記出力データ発生器と上記出力データ有効信号発生器、及び上記受信信号系統の何れか一方を上記受信FIFO回路へ切換接続可能とする第4のセレクタとを含むことを特徴とする拡張用FIFO回路を用いた送受信装置。

[0009]

〈構成4〉

構成3に記載の拡張用FIFO回路を用いた送受信装置において、上記送信FIFO回路及び上記受信FIFO回路のステータス信号を受け入れて、上記送信FIFO回路がデータ書き込み可能であり、上記受信FIFO回路がデータ書き込み不可であると、上記第1のセレクタを上記受信信号系統に、上記第2のセレクタ及び上記第3のセレクタを上記受信セレクタに切換接続させ、上記送信FIFO回路及び上記受信FIFO回路のステータス信号を受け入れて、上記受信FIFO回路がデータ書き込み可能であり、上記送信FIFO回路がデータ書き込み不可であると、上記第1のセレクタを上記送信信号系統に、上記第2のセレクタ及び上記第3のセレクタを上記送信セレクタに切換接続させる制御部を更に含むことを特徴とする拡張用FIFO回路を用いた送受信装置。

[0010]

【発明の実施の形態】

以下、本発明の実施の形態を具体例を用いて説明する。

く具体例1>

本具体例では、既存のFIFO回路のメモリ容量を拡張するためのFIFO回路を内部に所有し、該既存のFIFO回路の前後に即座に、且つ、簡単に接続しうる拡張用FIFO回路を実現する。この拡張用FIFO回路には、先入れ先出



しの原則を維持すべく以下の4機能が付加される。(1)次段のFIFO回路への書き込みが可能なとき、即ち、次段のFIFO回路が空いている場合には、入力データを直接次段のFIFO回路へ送る。(2)次段のFIFO回路への書き込みが不可なとき、即ち、次段のFIFO回路がフル(空いていない)の場合には、入力データを内部に所有するFIFO回路へ格納する。

[0011]

(3)次段のFIFO回路への書き込みが可能なとき、即ち、次段のFIFO回路が空いている場合であって、且つ、内部に所有するFIFO回路にデータが格納されている場合には、このデータを次段のFIFO回路へ送る。(4)次段のFIFO回路への書き込みが可能なとき、即ち、次段のFIFO回路が空いている場合であって、内部に所有するFIFO回路にデータが格納されており、且つ、入力データを受け入れたときは、内部FIFO回路に格納されているデータを優先して次段のFIFO回路へ送る。

[0012]

更に、該既存のFIFO回路の前後に即座に、且つ、簡単に接続しうるように、内部に所有するFIFO回路と、上記4つの機能を付加するために備える付加回路とを含めてブロック化し、そのブロックの入出力ノードを既存のFIFO回路と類似させる。以上の目的を達成するために本具体例の拡張用FIFO回路は以下のように構成される。

[0013]

図1は、具体例1の構成のブロック図である。

図より、具体例1の拡張用FIFO回路10は、内部FIFO回路1、出力データ有効信号発生器2、内部FIFOライトイネーブル発生器3、内部FIFOリードイネーブル発生器4、出力データ発生器5とを備える。

[0014]

内部FIFO回路1は、従来(既存)のFIFOと同様であり、クロック信号を受け入れるCLKノード、ライトイネーブル信号を受け入れるWEノード、リードイネーブル信号を受け入れるREノード、入力データを受け入れるDINノード、データを出力するDOUTノード、内部のライトカウンタの値とリードカ



ウンタの値の差をステータス信号として出力するSTノードとを有する。

[0015]

上記各ノードでの信号のタイミングについて図を用いて説明する。

図2は、内部FIFO回路のタイムチャートである。

図の上から順番にCLKノード、WEノード、REノード、DINノード、DOUTノード、STノード、ライトカウンタ、リードカウンタでの信号の状態を示し、最下段に各信号状態に共通の時刻領域を表している。各時刻領域での各信号の状態の一例について説明する。ここで、WEノード、REノードは、ローレベル(Lレベル)がアサート状態であるものとする。

[0016]

· 時刻領域 a

WEノード及び、REノードは、共にハイレベル(Hレベル)でありライトカウンタ、リードカウンタ共OなのでSTノードはOの状態を維持している。

・時刻領域 b

WEノードがアサート(Lレベル)され、DINノードにデータOが入力される。このデータOは内部メモリに格納される(図示せず)。

[0017]

・時刻領域 c

ライトカウンタは、時刻領域 b でのデータ O を 1 クロック遅れてカウントし、 1 となる。従って、S T ノードは、 1 になる。

· 時刻領域 d

WEノードがHレベルのまま、REノードがアサート(Lレベル)されると内部メモリに格納されているデータOはDOUTノードから出力される。

[0018]

· 時刻領域 e

REノードがHレベルのままWEノードがアサートされDINノードにデータ 1が入力される。このデータ1は内部メモリに格納される。リードカウンタは、 時刻領域dでのデータ0を1クロック遅れてカウントし、1となる。従って、S T端子は、0になる。



· 時刻領域 f

WEノードがアサートされDINノードにデータ2が入力される。このデータ 2は、内部メモリに格納される。更にREノードがアサートされ時刻領域eで格 納されたデータ1がDOUTノードから出力される。ライトカウンタは、時刻領 域eでのデータ1を1クロック遅れてカウントして2となる。従って、STカウ ンタは、1になる。

[0019]

·時刻領域g

WEノードがHレベルのまま、REノードがアサートされ、時刻領域fで格納されたデータ2がDOUTノードから出力される。ライトカウンタは、時刻領域fでのデータ2を1クロック遅れてカウントし、3となる。リードカウンタは、領域fでのデータ1を1カウント遅れてカウントし、2となる。従って、STカウンタは、1になる。

以下時刻領域hまで同様の動作が繰り返される。

[0020]

以上説明したように、内部FIFO回路1への入力データ(DIN)は、WE ノードがLレベル(アサート)のときにクロック信号(CLK)に同期して内部メモリに格納される。格納されると1クロック遅れてライトカウンタが1増加する。文、REノードがLレベル(アサート)のときにクロック信号(CLK)に同期して内部メモリに格納されているデータが読み出される。更に、ステータス信号(ST)は、ライトカウンタのカウント値とリードカウンタのカウント値の差であり、内部メモリに格納されているデータ量を表している。

[0021]

再度図1に戻って具体例1の構成について説明を続ける。

出力データ有効信号発生器2は、次段FIFO回路のステータス信号(STNS)を受け入れて(監視し)、該次段FIFO回路がデータ書き込み可能であると、次段FIFOライトイネーブル信号(WEn)をアサートし、データを該次段FIFO回路へ書き込み可能にする部分である。即ち、拡張用FIFO回路10が次段に向けて出力するデータ(DOUT)の有効/無効を表す出力データ有



効信号NWEOを出力する。この出力データ有効信号NWEOは、次段のライトイネーブル信号(WEn)として機能することになる。

[0022]

上記出力データ有効信号発生器2には、拡張用FIFO回路10に前段から送られてくるライトイネーブル信号(WEp)と、内部FIFO回路1のステータス信号S1と、次段FIFO回路のステータス信号STNFと後記内部FIFOリードイネーブル発生器4が出力する内部FIFOリードイネーブル信号S2とが入力される。ここで、内部FIFOリードイネーブル信号S2がアサート(レレベル)しているか、又は次段FIFOがデータ書き込み可能であるとき、即ち、次段FIFOのステータス信号がHレベルのときに出力データ有効信号NWEOはLレベルになる。この状態は次段FIFOのライトイネーブル信号(WEn)がアサートしていることと等価である。

[0023]

内部FIFOライトイネーブル発生器3は、次段FIFO回路のステータス信号(STNS)を受け入れて(監視し)、該次段FIFO回路がデータ書き込み不可であると、内部FIFOライトイネーブル信号(S3)をアサートし、入力データ(DIN)を内部FIFO回路1へ書き込み可能にする部分である。この内部FIFOライトイネーブル発生器3には次段FIFO回路のステータス信号(STNS)と、後記内部FIFOリードイネーブル発生器4が出力する内部FIFOリードイネーブル信号S2とが入力される。

[0024]

ここで、内部FIFOライトイネーブル発生器3は、次段のステータス信号(STNF)がLレベル(次段のメモリがフル(満)の状態)のとき前段からライトイネーブル信号WEpを受け入れると内部FIFOライトイネーブル信号(S3)をアサート(Lレベル)する。又、後記内部FIFOリードイネーブル発生器4が出力する内部FIFOリードイネーブル信号S2がアサートしたときも前段からライトイネーブル信号WEpを受け入れると内部ライトイネーブル信号(S3)をアサート(Lレベル)する。

[0025]

内部FIFOリードイネーブル発生器4は、次段FIFO回路のステータス信号(STNF)を受け入れて(監視し)次段FIFO回路がデータ書き込み可能であり、且つ、内部FIFO回路1のステータス信号(S1)を受け入れて(監視し)内部メモリがエンプティ(空)でないときは、内部FIFOリードイネーブル信号(S2)をアサートしメモリ内部に格納されているデータを出力させる

[0026]

出力データ発生器 5 は、入力データを受け入れて次段 F I F O 回路へ出力し、 内部 F I F O リードイネーブル信号がアサートすると入力データに換えて内部 F I F O 回路 1 内に格納されているデータを優先して読み出し、次段 F I F O 回路 に出力する部分である。ここでの出力は、次段 F I F O 回路の入力データ(D I N n)となる。

[002.7]

尚、上記構成要素の全てはIC化又はモジュール化されて、拡張用FIFO回路10を構成し、ノードDINは、入力データを受け入れ、ノードWCLKはクロック信号を受け入れ、ノードWEpは、前段のライトイネーブル信号を受け入れ、ノードSTはステータス信号を出力し、ノードSTNFは次段FIFO回路のステータス信号を受け入れ、ノードNWEOは次段FIFO回路へライトイネーブル信号を出力し、ノードDOUTは次段FIFOデータを出力する。

[0028]

〈具体例1の動作〉

図3は、拡張用FIFO回路のタイムチャートである。

図の上から順番にクロック信号(CLK)、ライトイネーブル入力信号(WEp)、内部FIFOリードイネーブル信号(S2)、内部FIFOライトイネーブル信号(S3)、次段FIFOステータス信号(STNF)、出力データ有効信号(NWEO)、入力データ(DIN)、内部FIFO出力データ(S4)、出力データ(DOUT)、内部FIFOステータス信号(S1)の状態を示し、最下段に各信号に共通の時刻領域を表している。ここでWEp、S2、S3の各信号は、Lレベルがアサート状態であるものとし、STNF信号は、Lレベルの

ときに次段FIFO回路がフル(書き込み不可)状態を示している。各時刻領域 での各信号の状態の一例について説明する。

[0029]

· 時刻領域 A

ライトイネーブル信号(WEp)がアサートされ、入力データ(DIN)として 0を受け入れる。ここでは次段FIFOステータス信号(STNF)がHレベルを示しているので、次段FIFO回路は、データの書き込み可能である。従って、入力データ(DIN 0)は、内部FIFO回路に格納されることなく、そのまま出力データ発生器 5を通って次段FIFO回路の入力データ(DIN n)となって出力される(DOUT)。又、次段FIFO回路がデータ書き込み可能(STNFがHレベル)なので出力データ有効信号発生器 2 は、出力データ有効信号(NWEO)をLレベルにする。この状態は次段FIFO回路のライトイネーブル信号(WEn)がアサートされた状態である。

[0030]

· 時刻領域 B

ライトイネーブル信号(WEp)がアサートされているが、次段FIFOステータス信号(STNF)がLレベルを示しているので、次段FIFO回路は、データの書き込み不可である。従って、出力データ有効信号発生器2は、出力データ有効信号(NWEO)をHレベルにする。この状態は次段FIFO回路のライトイネーブル信号(WEn)がアサートされていない状態である。その代わりに内部FIFOライトイネーブル発生器3が内部FIFOライトイネーブル信号(S3)をアサートする。その結果、入力データ(DIN)のデータ1は、内部FIFO回路1に格納される。

[0031]

· 時刻領域 C

ライトイネーブル信号(WEp)がアサートされているが、内部FIFOリードイネーブル信号(S2)もアサートされている。又、次段FIFOステータス信号(STNF)がHレベルを示しているので、次段FIFO回路は、データの書き込み可能である。この場合には、出力データ発生器5は、まず内部FIFO

(**

回路1に格納されているデータ1を読み出して(S4)、出力データ(DOUT)として次段FIFO回路へ送る。次に、入力データ(DIN)であるデータ2を内部FIFO回路1に格納する。又、内部FIFO回路1のライトカウンタは、時刻領域Bで受け入れたデータ1を1クロック遅れてカウントして1となる。従って、内部FIFOステータス信号(S1)は、1となる。

[0032]

· 時刻領域 D

内部FIFOリードイネーブル信号(S2)がアサートされている。又、次段FIFOステータス信号(STNF)がHレベルを示しているので、出力データ発生器5は、まず内部FIFO回路1に格納されているデータ2を読み出して(S4)、出力データ(DOUT)として次段FIFO回路へ送る。又、内部FIFO回路1のライトカウンタは、時刻領域Cで受け入れたデータ2を1クロック遅れてカウントして2となる。更に、内部FIFO回路1のリードカウンタは、時刻領域Cで読み出したデータ1を1クロック遅れてカウントして1となる。従って、内部FIFOステータス信号(S1)は、1となる。

[0033]

· 時刻領域 E

ライトイネーブル信号(WEp)がアサートされているが、次段FIFOステータス信号(STNF)がLレベルを示しているので内部FIFOライトイネーブル発生器3は、内部FIFOライトイネーブル信号(S3)をアサートする。その結果、入力データ(DIN)であるデータ3は、内部FIFO回路1に格納される。又、内部FIFO回路1のリードカウンタは、時刻領域Dで読み出したデータ2を1クロック遅れてカウントして2となる。従って、内部FIFOステータス信号(S1)は、0となる。

[0034]

・時刻領域F

内部FIFO回路1にデータ3が格納されており、且つ、次段FIFOステータス信号(STNF)がHレベルを示しているので内部FIFOリードイネーブル発生器4は、内部FIFOリードイネーブル信号(S2)をアサートする。そ

の結果、出力データ発生器 5 は、内部FIFO回路 1 に格納されているデータ 3 を読み出して(S 4)、出力データ(DOUT)として次段FIFO回路へ送る。又、内部FIFO回路 1 のリードカウンタは、時刻領域Eで読み出したデータ 3 を 1 クロック遅れて既にカウントし、 3 になっている。従って、内部FIFOステータス信号(S 1)は、 1 になっている。

[0035]

·時刻領域G

ライトイネーブル信号(WEp)がアサートされているが、次段FIFOステータス信号(STNF)がLレベルを示しているので内部FIFOライトイネーブル発生器3は、内部FIFOライトイネーブル信号(S3)をアサートする。その結果、入力データ(DIN)であるデータ4は、内部FIFO回路1に格納される。又、内部FIFO回路1のリードカウンタは、時刻領域Fで読み出したデータ3を1クロック遅れて既にカウントし、3になっている。従って、内部FIFOステータス信号(S1)は、0である。

[0036]

・時刻領域 H

内部FIFO回路1にデータ4が格納されており、且つ、次段FIFOステータス信号(STNF)がHレベルを示しているので内部FIFOリードイネーブル発生器4は、内部FIFOリードイネーブル信号(S2)をアサートする。その結果、出力データ発生器5は、内部FIFO回路1に格納されているデータ4を読み出して(S4)、出力データ(DOUT)として次段FIFO回路へ送る。又、内部FIFO回路1のライトカウンタは、時刻領域Gで読み出したデータ4を1クロック遅れて既にカウントし、4になっている。更に、内部FIFO回路1のリードカウンタは、時刻領域Fで読み出したデータ3を1クロック遅れて既にカウントし、4になっている。従って、内部FIFOステータス信号(S1)は、0になっている。

[0037]

以上説明した具体例1の動作をまとめると次の論理に集約される。

(1) 拡張用FIFO回路は、次段のFIFO回路への書き込みが可能なとき

、即ち、次段のFIFO回路が空いている場合には、入力データを直接次段のFIFO回路へ送る。図3の時刻領域Aが、この場合に該当する。

[0038]

(2) 拡張用FIFO回路は、次段のFIFO回路への書き込みが不可なとき、即ち、次段のFIFO回路がフル(空いていない)の場合には、入力データを内部FIFO回路1へ格納する。図3の時刻領域B、Eが、この場合に該当する

[0039]

(3)拡張用FIFO回路は、次段のFIFO回路への書き込みが可能なとき、即ち、次段のFIFO回路が空いている場合であって、且つ、内部FIFO回路にデータが格納されている場合には、この内部FIFO回路に格納されているデータを次段のFIFO回路へ送る。図3の時刻領域F、Hが、この場合に該当する。

[0040]

(4)拡張用FIFO回路は、次段のFIFO回路への書き込みが可能なとき、即ち、次段のFIFO回路が空いている場合であって、内部FIFO回路にデータが格納されており、且つ、入力データを受け入れたときは、内部FIFO回路に格納されているデータを優先して次段のFIFO回路へ送る。図3の時刻領域Cが、この場合に該当する。

[0041]

尚、上記の説明では、同一のクロック信号(CLK)で動作させているが、本発明は、この例に限定されるものではない。即ち、データ入力のクロック信号とデータ出力のクロック信号は同一クロックである必要はなくタイミングの異なるクロック信号を用いても良い。又、上記説明ではステータス信号(ST)は、内部メモリに格納されているデータ量を表しているが、本発明は、この例に限定されるものではない。即ち、内部メモリがフル(満)であるかエンプティ(空)であるかを判別できる信号であれば良い。

[0042]

更に、上記説明では、本発明による拡張用FIFO回路を既存のFIFO回路

の前後に1段付加する場合のみについて説明したが、本発明はこの例に限定されるものではない。他の例について図を用いて説明する。

図4は、拡張用FIFO回路を用いたFIFOモジュールの接続図である。

図に示すように既存のFIF〇回路11に本発明による拡張用FIF〇回路1 0-1~10-nを従属接続して拡張用FIF〇回路を用いたFIFOモジュールを構成することができる。

[0043]

図に示すように、既存のFIF〇回路11のDINと拡張用FIF〇回路10 - 1のDOUTを、既存のFIF〇回路11のWEと拡張用FIF〇回路10 - 1のNWEOを、既存のFIF〇回路11のSTと拡張用FIF〇回路10 - 1のSTNFを各々接続する。拡張用FIF〇回路同士での接続では、次段拡張用FIF〇回路のDINと前段拡張用FIF〇回路のDOUTを、次段拡張用FIF〇回路のWEPと前段拡張用FIF〇回路のNWEOを、次段拡張用FIF〇回路のSTと前段拡張用FIF〇回路のSTNFを接続する。更に、全てのFIF〇回路にクロック信号を供給する。このようにして拡張用FIFOモジュールを容易に構成することができる。

[0044]

以上説明したように、拡張用FIFO回路を構成することによって、図4に示すように、拡張用FIFO回路を従属接続し、容易に拡張用FIFOモジュールを構成することができる。又、拡張用FIFOモジュールに拡張用FIFO回路 10-(n+1)を容易に追加する事も可能になる。その結果、FIFO回路のメモリ容量が足らなくなった場合等に、後から必要に応じてメモリ容量を即座に、且つ、簡単に拡大することが可能になるという効果を得る。

[0045]

〈具体例2〉

本具体例では、少ないメモリ容量のFIFOを用いて送受信ができる送受信装置を実現する。通信装置の使用環境の変化によっては、既存の送信FIFO回路、及び、受信FIFO回路の何れか一方のメモリ容量が不足し、他方に余裕が有る場合があり得る。更に、急にその状態が逆転する場合もあり得る。このような



場合に具体例1で実現した拡張用FIFO回路を瞬時に受信FIFO回路、又は送信FIFO回路へ切換接続することを可能にする。かかる目的を達成するために本具体例の送受信装置は以下のように構成される。

[0046]

図5は、拡張用FIFO回路を用いた送受信装置のブロック図である。

図より、拡張用FIFO回路を用いた送受信装置は、拡張用FIFO回路10、送信FIFO回路21、受信FIFO回路22、第1のセレクタ23、第2のセレクタ24、第3のセレクタ25、第4のセレクタ26とを備える。

[0047]

第1のセレクタは、送信信号系統27及び受信信号系統28の何れか一方を拡 張用FIFO回路10へ切換接続可能とするセレクタである。

第2のセレクタは、送信FIFO回路21及び受信FIFO回路22の何れか 一方のステータス信号を拡張用FIFO回路10の内部FIFOライトイネーブ ル発生器3(図1)、出力データ有効信号発生器2(図1)、及び内部FIFO リードイネーブル発生器4(図1)へ切換接続可能とするセレクタである。

[0048]

セレクタ3は、拡張用FIFO回路10の出力データ発生器5 (図1)と出力 データ有効信号発生器2 (図1)、及び送信信号系統27の何れか一方を送信F IFO回路21へ切換接続可能とするセレクタである。

セレクタ4は、拡張用FIFO回路10の出力データ発生器5(図1)と出力 データ有効信号発生器2(図1)、及び受信信号系統28の何れか一方を受信F IFO回路22へ切換接続可能とするセレクタである。

[0049]

以上説明した第1のセレクタ23、第2のセレクタ24、第3のセレクタ25、第4のセレクタを切り換えることによって送信FIFO回路21及び受信FIFO回路22のいずれか一方に拡張用FIFO回路10を接続することができる。その結果、送信FIFO回路21、のメモリ容量が不足し、受信FIFO回路22のメモリ容量に余裕が有る場合には拡張用FIFO回路10を送信FIFO回路21に接続することができる。又、送信FIFO回路21、のメモリ容量に

余裕があり、受信FIFO回路22のメモリ容量が不足している場合には拡張用 FIFO回路10を受信FIFO回路22に接続することができる。

[0050]

ここでは、送信FIFO回路21のメモリ容量及び、受信FIFO回路22の メモリ容量を、それぞれのステータス信号に基づいて、メモリ容量の過不足を判 断し、上記第1のセレクタ23、第2のセレクタ24、第3のセレクタ25、第 4のセレクタを自動的に切り換える制御部を更に備えることによって、より一層 、正確、且つ、高速に切り換え可能な送受信装置を得ることができる。

[0051]

尚、以上の説明では送信FIFO回路21及び受信FIFO回路22の2個のFIFO回路の切り換えのみに限定して説明したが本発明は、この例に限定されるものでは無い。即ち、3個以上のFIFO回路の切り換えも上記と同様の技術によって実現することが可能である。

[0052]

以上説明した具体例2の構成を採用することによって、送信FIFO回路及び受信FIFO回路のいずれか一方に拡張用FIFO回路を接続することができるので、送信FIFO回路のメモリ容量が不足し、受信FIFO回路のメモリ容量に余裕が有る場合には拡張用FIFO回路を送信FIFO回路に接続することができる。又、逆の場合には拡張用FIFO回路を受信FIFO回路に接続することができる。その結果、拡張用FIFOのメモリ容量を効果的に利用することができるという効果を得る。

[0053]

【発明の効果】

以上説明したように、拡張用FIFO回路を構成することによって、以下の効果を得る。

- 1、拡張用FIFO回路を従属接続し、容易に拡張用FIFOモジュールを構成することができる。
- 2、拡張用FIFOモジュールに、更に、拡張用FIFO回路を容易に追加する事も可能になる。

3、その結果、FIFO回路のメモリ容量が足らなくなった場合等に、後から必要に応じてメモリ容量を即座に、且つ、簡単に拡大することが可能になるという効果を得る。

4、又、上記本発明による拡張用FIFO回路を上記送受信装置に用いて瞬時に受信FIFO回路、又は送信FIFO回路へ接続切換することによって、送信FIFO回路及び受信FIFO回路のいずれか一方に拡張用FIFO回路を接続することができるので、送信FIFO回路のメモリ容量が不足し、受信FIFO回路のメモリ容量に余裕が有る場合には拡張用FIFO回路を送信FIFO回路に接続することができる。又、逆の場合には拡張用FIFO回路を受信FIFO回路に接続することができる。その結果、拡張用FIFOのメモリ容量を効果的に利用することができるという効果を得る。

【図面の簡単な説明】

【図1】

具体例1の構成のブロック図である。

【図2】

内部FIF〇回路のタイムチャートである。

【図3】

拡張用FIFO回路のタイムチャートである。

【図4】

拡張用FIF〇回路を用いたFIF〇モジュールの接続図である。

【図5】


拡張用FIF〇回路を用いた送受信装置のブロック図である。


【符号の説明】


- 1 内部FIFO回路
- 2 出力データ有効信号発生器
- 3 内部FIFOライトイネーブル発生器
- 4 内部FIFOリードイネーブル発生器
- 5 出力データ発生器
- 10 拡張用FIFO回路

【書類名】図面


【図1】








【図4】



拡張用FIFO回路を用いたFIFOモジュールの接続図



【書類名】

要約書

【要約】

【解決手段】 次段FIFO回路のステータス信号STNFがデータ書き込み可能を示すと、次段FIFO回路のライトイネーブル信号NWEOをアサートし、該次段FIFO回路にデータ書き込みを可能にする出力データ有効信号発生器 2 と、上記次段FIFO回路のステータス信号STNFを受け入れて、該次段FIFO回路がデータ書き込み不可であると、内部FIFOライトイネーブル信号S3をアサートし、上記内部FIFO回路1へのデータ書き込みを可能にする内部FIFOライトイネーブル発生器 3 とを備える。

【効果】 FIFO回路のメモリ容量が足らなくなった場合等に、後から必要に 応じてメモリ容量を即座に、且つ、簡単に拡大することが可能になる。

【選択図】

図 1

認定・付加情報

特許出願の番号

特願2002-349430

受付番号

50201818694

書類名

特許願

担当官

第七担当上席 0096

作成日

平成14年12月 3日

<認定情報・付加情報>

【提出日】

平成14年12月 2日

出願人履歴情報

識別番号

[000000295]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録 住 所 東京都港区虎ノ門1丁目7番12号

氏 名 沖電気工業株式会社